台积电在硅谷站的头条新闻中宣布了其首款“埃级”工艺技术：A16。在生产计划发生变化，从台积电的 N2P 节点中删除背面供电网络技术 (BSPDN) 后，新的 1.6 纳米级生产节点现在将成为将 BSPDN 引入台积电芯片制造系列的第一个工艺。与台积电的 N2P 制造工艺相比，通过增加背面供电功能和其他改进，台积电预计 A16 将提供显着改进的性能和能效。将从 2026 年下半年开始向台积电的客户提供。

从高水平来看，台积电的 A16 工艺技术将依赖于环栅 (GAAFET) 纳米片晶体管，并将采用背面电源轨，这将改善功率传输并适度增加晶体管密度。与台积电的 N2P 制造工艺相比，A16 预计在相同电压和复杂度下性能提升 8% 至 10%，或者在相同频率和晶体管数量下功耗降低 15% 至 20%。台积电目前尚未列出详细的密度参数，但该公司表示芯片密度将增加 1.07 倍至 1.10 倍 - 请记住，晶体管密度在很大程度上取决于所使用的晶体管的类型和库。

台积电 A16 节点的关键创新是其超级电源轨 (SPR) 背面供电网络，这是台积电的首创。这家合约芯片制造商声称，A16 的 SPR 专为具有复杂信号路线和密集电源电路的高性能计算产品量身定制。

如前所述，随着本周的发布，A16 现已成为台积电背面供电的工具。该公司最初计划在 2026 年通过 N2P 提供 BSPDN 技术，但由于尚不完全清楚的原因，该技术已从 N2P 转移到 A16。台积电 2023 年 N2P 的官方时间安排总是有点宽松，因此很难说这是否代表了台积电 BSPDN 的实际延迟。但与此同时，需要强调的是，A16 不仅仅是 N2P 的更名，而且它将是与 N2P 不同的技术。

台积电并不是唯一一家追求背面电力传输的晶圆厂，因此，我们看到不同晶圆厂出现了该技术的多种变体。整个行业对于 BSPDN 有三种方法：Imec 的 Buried Power Rail、Intel 的 PowerVia 以及现在 TSMC 的 Super Power Rail。

最古老的技术是 Imec 的埋地电源轨，本质上是将电力传输网络放置在晶圆背面，然后使用纳米 TSV 将逻辑单元的电源轨连接到电源触点。这可以实现一定的面积缩放，并且不会给生产增加太多复杂性。第二种实现是英特尔的 PowerVia，将电源连接到单元或晶体管触点，这提供了更好的结果，但代价是复杂性。

最后，我们拥有台积电的新型超级电源轨 BSPDN 技术，该技术将背面电源网络直接连接到每个晶体管的源极和漏极。据台积电称，就面积缩放而言，这是最有效的技术，但代价是它在生产方面是最复杂（且昂贵）的。

TSMC 选择使用最复杂的 BSPDN 版本可能是我们看到它从 N2P 中删除的部分原因，因为实施它最终会增加时间和成本。这使得 A16 成为台积电在 2026/2027 年时间范围内的首要性能节点，而 N2P 可以提供更平衡的性能和成本效率组合。

最后，与英特尔一样，我们也看到台积电从这一代技术开始采用新的工艺节点命名约定。名称本身在很大程度上是任意的——这种情况在晶圆厂行业已经存在好几年了——但由于当前的节点名称已经是个位数（例如 N2），该行业需要将节点名称重新校准为某种名称。小于纳米。因此，我们已经到达了“埃时代”。但无论它到底叫什么或者为什么这么叫，重要的一点是A16将是超越台积电2nm级产品的下一代节点。

台积电预计 A16 将于 2026 年下半年开始量产，因此基于该技术的首批产品很可能会在 2027 年上市。鉴于时间安排，该生产节点可能会与英特尔的 14A竞争；尽管两年多后，目前还没有人批量生产 BSPDN，但计划和路线图仍然有很多时间可以改变。